采访 IBM 的 Christian Zoellin 和 Christian Jacobi

各位优秀的互联网朋友们大家好，今天我们迎来了 Hot Chips 2026！我们与 IBM 一起与核心设计团队负责人 Christian Zoellin 和系统开发首席技术官 Christian Jacobi 讨论他们刚刚发布的 Dual-ISA z/ 架构 + ARM 设计！希望大家喜欢！为了简洁和可读性，下面的文字记录已经过编辑。乔治·科兹玛：你们好，你们这些优秀的互联网人。我们在斯坦福大学举办 Hot Chips 2026 大会。今年第一个 Hot Chips 演讲来自 IBM，谈论他们的下一代 z/Architecture，以及他们在那里所做的非常非常酷的事情，我们稍后会介绍。但我这里有两个来自 IBM 的人。如果你想自我介绍一下。克里斯蒂安·雅各比：嘿，我是克里斯蒂安·雅各比。我是 IBM 院士兼系统开发首席技术官。克里斯蒂安·佐林：我的名字是克里斯蒂安·佐林。我是一名杰出工程师，也是这一代核心设计团队的领导者。乔治·科兹玛：太棒了。那么 z 有什么酷之处——在本次对话中我将其称为 z18，但下一代 z 呢？ Christian Zoellin：它同时支持 z/Architecture 指令集和 Arm 指令集。 George Cozma：所以我认为我们最后一次看到这样的东西，我相信，是最初的安腾。你们所做的略有不同。你们实际上将解码器集成到了核心中。告诉我一些关于解码器如何是具有多种模式的单个单元，还是两个独立的解码器？ Christian Zoellin：这是一个解码管道。让我从这里开始。有一个解码管道，并且解码管道的许多细节在两个指令集架构之间共享。但是，对 z/Architecture 中的 16 位到 48 位或 Arm 架构中的 32 位指令进行实际解码的各个解码器是我们构建的单独解码器。乔治·科兹玛：好的，太棒了。现在，我真正感兴趣的是 z 是一个大端 ISA，这意味着最高有效字节在第一个，最低有效字节在最后，请原谅。但 Arm 是小端字节序，或者实际上是双端字节序，但具有小端字节序模式。你们是如何处理字节序交换的？ Christian Zoellin：在加载-存储单元中，基本上数据缓存都是按字组织的，但我们支持任何字节边界上的未对齐访问。因此，有一个结构可以将高速缓存中的这些字访问格式化为加载指令所请求的实际字。在那里，我们只是添加所有交换来支持大端与小端。乔治·科兹玛：好的。因此无需实施任何软件；硬件会自动完成吗？克里斯蒂安·佐林：正确。乔治·科兹玛：太棒了。说到加载和存储单元，z 具有所谓的强排序，而 Arm 则具有弱排序。所以这意味着它很容易实现，但这是否意味着所有加载和存储指令在离开核心时都很强？克里斯蒂安·佐林：正确。他们总是被强烈命令。我们有很多基础设施可以跨这些排序边界进行推测，因此对于我们来说，从性能的角度来看，我们拥有所有硬件来高效、快速地做到这一点。因此，我们只需重复使用该硬件并保持严格有序即可。事实上，Arm 架构中有一个功能可以强制执行强排序，而对于我们来说，这个功能基本上没有任何作用。 George Cozma：我相信那是 TSO，对吗？克里斯蒂安·佐林：正确。 George Cozma：是的，那么你们就自动拥有了 TSO。那么，接下来看看这使用了多少类型的面积/额外的晶体管？是很多还是不是很多？ Christian Zoellin：绝对不是很多。但我们已经讨论过解码器，它们如何是独立的解码器；其中肯定有晶体管。我们还添加了 z/Architecture 没有的某些功能，但我们必须实现。一个例子是 BF16 和 FP16 浮点格式，对于这些格式，我们还添加了新的数据流，这些是额外的晶体管。但如果你看一下整体平面图，与我们巨大的 BTB 分支预测结构或大型指令和数据缓存相比，这些东西都是很小的斑点。 George Cozma：说到什么可以共享和重用，有多少结构被重用？我认为这是绝大多数，对吗？ Christian Zoellin：特别是那些大的。这是关键。转换后备缓冲区、高速缓存、GPR 的物理寄存器文件和向量寄存器，所有这些都完全相同并按原样使用。乔治·科兹玛：酷。那么，更多地转向商业案例用途，你们为什么将 Arm 添加到 z 中？ Christian Jacobi：那么，在过去松散的十年里，Arm 软件生态系统发展得非常迅速，这在很大程度上是由在数据中心部署 Arm 的超大规模企业推动的，对吗？所以，对我们来说，这是一个巨大的机会