Intel 18A-P工艺详解：0.5V低电压频率跃升30%，Diamond Rapids与Nova Lake最高

IT之家 8 月 26 日消息，Hot Chips 2026 会议于当地时间 2026 年 8 月 23 日至 8 月 25 日在斯坦福大学纪念礼堂举行，是全球计算架构和芯片设计领域的顶级学术与产业界盛会。 英特尔此次会上公布了 Intel 18A-P 制程技术的更多细节。据介绍，基于量产芯片的直接测试显示，18A-P 在 0.5V 工作电压下可实现 30% 的频率提升。该制程将率先用于 Diamond Rapids 至强处理器和 Nova Lake 酷睿处理器。 相比 18A 制程，18A-P 通过 RibbonFET 全环绕栅极（GAA）晶体管、背面供电、Power Boost 技术以及新增金属层等手段进一步提升了性能。英特尔称，在相同功耗下，18A-P 性能提升超过 9%；在相同性能下，功耗则可降低超过 18%。 英特尔与 Futurum Research Group 合作披露的研究结果显示，18A-P 并非单纯对 18A 进行小幅调整，而是针对不同电压区间进行了优化。研究人员表示，该制程在低电压下侧重提升能效，在高电压下则进一步释放频率潜力。 英特尔测试采用了 GAA 晶体管和背面供电的 CPU 核心，与采用 FinFET 技术的同类核心进行对比，并在相同电压下测试，以尽可能排除架构变化带来的影响。如前所述，在 0.5V 电压下，其运行频率提升 30%。 RibbonFET 晶体管能够让栅极从四个方向包围沟道，使英特尔能够进一步控制阈值电压。与此同时，背面供电技术将供电路径从晶圆背面引入，减少芯片正面金属互连中的供电拥塞以及 IR 压降，从而降低电压损失。 英特尔 Fellow Eric Fetzer 表示，背面供电技术在高电压下尤其能够减少供电损耗，而 GAA 晶体管则能够在低电压环境中发挥优势。两者结合后，可以同时针对高、低电压场景提升性能。 英特尔此前已经展示了 18A 背面供电技术对核心频率的提升，在 1.1V 电压下频率提升 5%，0.95V 电压下提升 7.5%。18A-P 进一步扩展 RibbonFET 产品组合，提供针对不同设计目标优化的器件选项。 其中，W1 和 W1.5 面向低功耗和低电容设计，W3P 则面向高性能设计，并结合 Power Boost 技术，在不增加电气负载的情况下实现约 10% 的运行速度提升。与 18A 相比，18A-P 还将 NMOS 器件外部电阻降低 20%，PMOS 器件降低 12%，同时在相同电容条件下提供更高电流和更高频率。 在散热方面，18A-P 延续并进一步改进 18A 引入的相关技术。英特尔通过材料改进和 EDA 驱动的热设计方案，使键合堆栈的热导率提升 50%，整个堆栈的热阻改善约 20% 至 40%。 芯片内部互连同样会限制高电压下的频率。为降低互连延迟和布线拥塞，英特尔在金属层堆栈顶部增加两层粗金属层。这些低电阻互连可降低 RC 延迟，并在 1.1V 下带来约 3% 的频率提升、0.65V 下带来约 2% 的频率提升，同时降低约 2% 的功耗。 英特尔还在研发钌互连和三维逻辑堆叠等后续技术。资料显示，采用减法式钌互连并结合空气隙后，互连电容相比铜可降低约 35%。未来的逻辑堆叠技术则计划将不同逻辑层沿垂直方向堆叠，使信号通过更短的垂直路径传输。 英特尔新一代数据中心处理器 Diamond Rapids 将成为率先采用 18A-P 的产品之一。英特尔表示，相关技术积累始于上一代 Xeon 6+“Clearwater Forest”，其 E-Core 积累的能效优势将进一步应用到 Diamond Rapids 的 P-Core 设计中。 Diamond Rapids 最多将配备 256 个核心，核心数量达到上一代产品的两倍。随着核心数量增加，内存带宽也面临更大压力，因此英特尔将 I/O 区域移动至封装中央，使各个核心能够获得更加均衡的内存访问，这一设计主要面向 AI 规模计算负载。 英特尔 Fellow Eric Fetzer 表示，Diamond Rapids 将利用 18A-P 的制程优势，同时提升核心数量和单核心性能，并通过架构更新为大量核心提供所需的数据供给能力。 英特尔表示，GAA 晶体管结合背面供电技术将成为其未来多代产品提升单核心性能的基础，Diamond Rapids 至强和 Nova Lake 酷睿处理器将成为率先采用这些技术的产品，并计划于 2027 年推出。