IBM 首次推出亚 1 纳米芯片技术

所有新闻稿 IBM 首次推出世界上第一个亚 1 纳米芯片技术 IBM 的亚 1 纳米芯片采用革命性的“nanostack”3D 芯片架构构建，将推动半导体行业在下一个十年向前发展 2026 年 6 月 25 日纽约州约克敦高地，2026 年 6 月 25 日 – IBM（纽约证券交易所股票代码：IBM ）今天公布了一项重大半导体突破，推出了世界上第一个亚 1 纳米 (nm) 芯片技术，采用 0.7 纳米或 7 埃节点的革命性晶体管架构。对于面临传统芯片尺寸限制的行业来说，这一成就标志着一个具有里程碑意义的时刻。半导体在计算、电器、通信设备、运输系统和关键基础设施等各个领域发挥着关键作用。 IBM 的新型 1 nm 以下芯片将近 1000 亿个晶体管封装在指甲盖大小的芯片上，密度几乎是 2021 年推出的 IBM 2 nm 芯片的两倍。该技术通过一系列结构和材料创新（包括 IBM 突破性的三维纳米堆栈架构）实现，展示了即使芯片特征接近原子尺寸，性能和效率的持续提升也是可能的。已发布的技术结果报告称，这款新芯片预计将在功能上实现大幅飞跃，与 IBM 的 2 nm 节点芯片相比，性能提升高达 50%，能源效率提升 70% [1]，为从生成型 AI 和云基础设施到下一代电子设备等应用提供强大的计算能力。 IBM 最新的芯片突破标志着计算领域的一个里程碑式的时刻，将技术从纳米时代推向了原子尺度。 IBM 研究院院长兼 IBM 院士 Jay Gambetta 表示：“借助我们新的纳米堆栈架构，我们不仅制造了更小的晶体管，而且还彻底改造了芯片的构建方式，以显着提高功耗和能源效率。这项业界首创的创新延续了 IBM 在下一代技术方面领先的传统，并为下一个计算时代奠定了基础。” Nanostack，芯片设计领域的行业突破 为了生产这款芯片，IBM 研究人员开发了一种全新的晶体管架构，称为“nanostack”，这是业界第一个已知的基于纳米片的三维设计。 Nanostack 代表了超越 Nanosheet 技术的重大进步，Nanosheet 技术是 IBM 发明的业界当前领先的架构。纳米堆叠设计垂直堆叠和交错晶体管，利用 3D 顺序集成将更多晶体管封装到芯片上。该设计还解锁了每个堆叠层内不同材料组合的使用，优化了每个晶体管独立于其他晶体管的性能和功率效率。 IBM 的纳米堆栈架构通过 CMOS 集成中的超薄电介质键合、双通道工程能力的演示以及具有预期开关性能的功能性 CMOS 逆变器操作进行了实验验证。这些结果共同证实了纳米堆栈技术可以物理构建并支持实际计算。此外，在 VLSI 2026 上发表的新研究中，IBM 研究人员证明，纳米堆栈架构可将 SRAM 扩展 40%，[2] 释放芯片设计人员创造更高效芯片的能力，同时支持高级 AI 工作负载的高带宽数据需求。凭借这种突破性的结构，逻辑技术可以首次扩展到 1 nm 节点以下，从而推进埃级缩放时代，其中尺寸接近单个原子的大小。虽然晶体管节点现在指的是一代制造技术而不是精确的物理尺寸，但 IBM 的 0.7 纳米技术（也称为 7 埃）展示了持续扩展的可能性。借助新的 Nanostack 架构，IBM 的半导体路线图预计未来至少有十年的扩展时间。建立在半导体创新领域数十年的领先地位这一突破是 IBM 作为半导体研发领导者的最新证明。几十年来，从 20 世纪 60 年代的早期半导体到世界上第一个 2 nm 节点芯片，IBM 在开发为计算系统提供动力的芯片方面一直处于世界领先地位。 IBM 继续在芯片、人工智能硬件、逻辑和量子处理器的前沿进行创新，为计算的未来提供动力。 IBM 及其合作伙伴在纽约州奥尔巴尼的一家领先半导体研究机构开展这项工作，该机构很快将成为高数值孔径极紫外（高 NA EUV）光刻工具的所在地，这对于未来的逻辑缩放至关重要。该技术由 ASML 开发，可实现超精密电路印刷，支持创建更小、更强大的芯片。 IBM 与 Lam Research Corp.（纳斯达克股票代码：LRCX）、Tokyo Electron (TEL) 和 SCREEN Semiconductor Solutions, Ltd. 等合作伙伴一直在共同开发新的高数值孔径 EUV p